填補多項芯片設(shè)計驗證與調(diào)試國產(chǎn)技術(shù)空白，記者5月12日獲悉，EDA(集成電路設(shè)計工具)智能軟件和系統(tǒng)企業(yè)芯華章正式發(fā)布基于創(chuàng)新架構(gòu)的數(shù)字驗證調(diào)試系統(tǒng)——昭曉Fusion DebugTM。該系統(tǒng)將幫助芯片設(shè)計工程師簡化困難的調(diào)試任務(wù)，大幅提升芯片設(shè)計效率。

據(jù)了解，在典型的系統(tǒng)級芯片(SoC)研發(fā)項目中，工程師通常需要花費四成左右的時間進行調(diào)試，工程復(fù)雜且費時費力。“一方面芯片驗證場景日益復(fù)雜，從單純的功能驗證到今天面對整個系統(tǒng)級、場景級的驗證;另一方面，面對激烈的市場競爭，芯片集成規(guī)模不斷擴大，研發(fā)周期卻不斷縮短，驗證的重要性日益突出。”談及前端驗證面臨的挑戰(zhàn)，燧原科技資深架構(gòu)師鮑敏祺坦言。

由此，好的調(diào)試系統(tǒng)不僅可以確保項目的成功，更可以有效提高系統(tǒng)級芯片的設(shè)計和驗證效率，降低芯片設(shè)計成本。

作為國內(nèi)率先發(fā)布的數(shù)字驗證調(diào)試系統(tǒng)，昭曉Fusion DebugTM的發(fā)布填補了多項國產(chǎn)技術(shù)空白。不僅如此，相比于國際主流數(shù)字波形格式，昭曉Fusion DebugTM采用完全自研的高性能數(shù)字波形格式XEDB。該波形格式借助創(chuàng)新的數(shù)據(jù)格式和架構(gòu)，具備高性能、高容量、高波形壓縮比等特點，其提供的高效編碼和壓縮方案，在實際測試中可以帶來比國際主流數(shù)字波形格式超8倍的壓縮率。

面對激烈的市場競爭，研發(fā)效率就是生命!如何讓芯片驗證調(diào)試提速?昭曉Fusion DebugTM有多個“絕招兒”。首先，與其它商業(yè)波形格式相比，XEDB的讀寫速度增快3倍。同時，它還支持分布式架構(gòu)，可充分利用多臺機器的物理資源來提升整體系統(tǒng)的性能，實測中表現(xiàn)出的波形寫入速度可以比單機模式提高5倍以上，讓驗證調(diào)試由“單兵作戰(zhàn)”變?yōu)?ldquo;集團作戰(zhàn)”。

此外，昭曉Fusion DebugTM由創(chuàng)新的設(shè)計推理引擎和高性能分析引擎提供動力，相當(dāng)于配備了“最強大腦”。根據(jù)實際項目數(shù)據(jù)顯示，在完整的設(shè)計及原理圖模塊化加載中，該系統(tǒng)的速度比其他商用EDA工具快5倍，能滿足大規(guī)模系統(tǒng)性芯片設(shè)計調(diào)試的需求，并大大提高驗證效率，從而加速芯片設(shè)計創(chuàng)新。

除了性能與效率上的突破，昭曉Fusion DebugTM還針對行業(yè)實踐痛點，提供了不同于一般調(diào)試工具的創(chuàng)新解決方案。平頭哥上海半導(dǎo)體技術(shù)IP驗證及軟硬協(xié)同驗證負責(zé)人張?zhí)旆?，在談到一般調(diào)試工具在應(yīng)用中的挑戰(zhàn)時表示：“在實際應(yīng)用中，各個芯片的產(chǎn)品調(diào)試特征不同，對調(diào)試會產(chǎn)生非常多樣化的細分需求。我們希望能夠在國產(chǎn)EDA工具里面看到一些開放的接口，便于進行二次開發(fā)。”

對此，芯華章科技首席市場戰(zhàn)略官謝仲輝介紹：“昭曉Fusion DebugTM提供豐富、可編程的數(shù)據(jù)接口，讓用戶可針對不同調(diào)試場景進行定制化，并能貫通芯華章智V驗證平臺及支持用戶現(xiàn)有的EDA工具，為用戶帶來更加客戶一體化的調(diào)試解決方案，從而提供更加普惠的生態(tài)支持和用戶體驗。”

關(guān)鍵詞： 芯片設(shè)計驗證 系統(tǒng)級芯片 昭曉Fusion EDA工具